4.3 Pruebas con la FPGA

La implementación del circuito de control presentado en el apartado se ha implementando en una FPGA Spartan I, en la placa JPS, con un oscilador de 1MHZ. La tabla de control empleada se corresponde con una onda sinusoidal periódica de amplitud 20.

La solución con CPU empotrada también se ha sintetizado, sin embargo todavía no se ha probado. Los resultados se muestran en la tabla :

Table: Resultados de la implementación de los controladores en una FPGA

Controlador	CLBs	%
Lógica comb+sec	78	39
CPU empotrada	212	108

La solución con la CPU ocupa más recursos y no cabe en la Spartan I. Esta solución incluye la CPU, la memoria con las tablas de control y el programa y las 4 unidades PWM. Es necesario utilizar dos tarjetas JPS, particionando el diseño de la siguiente manera: una FPGA con la CPU y la memoria de programa y la segunda con los datos y las unidades PWM, ya que estas últimas comparten con la memoria los buses de datos y dirección.

Se ha considerado probar esta alternativa en la placa Digilab2E, que posee una XC200E. En este dispositivo el diseño ocupa 285 slices (12%) sin aprovechamiento de las BRAM.