5.1 La CPU

La CPU diseñada presenta una arquitectura muy sencilla, con la intención de ir adaptándola a las necesidades que puedan surgir a lo largo del desarrollo del proyecto. Las características más relevante son:

• Arquitectura de 16 bits.
• Arquitectura Harvard, con memorias separadas para datos y programa.
• Arquitectura LOAD-STORE. Los accesos a la memoria de datos se harán sólo con estas instrucciones.
• Cuatro registros internos de propósito general.
• Cuatro registros internos de propósito general / indexación.
• Direccionamiento indexado.
• Un bit de flag para saltos condicionales.
• 8 instrucciones básicas: LOAD, STORE, MOVE, ADD, SUB, CMP, BF/BNF y JMP.

Para la implementación de la unidad de control se ha diseñado una máquina Mealy de tres estados: captura, decodificación/ejecución y almacenamiento. Las salidas de la máquina son las señales de control que se envían a los distintos elementos que la acompañan. Un diagrama de esta arquitectura se muestra en la figura 4. Además, se ha añadido un interface de comunicación con dos memorias de 256x16 bits, síncronas. La memoria de programa es una ROM, mientras que la de datos es SRAM, y ambas están implementadas dentro del dispositivo.

Figure 4: Diagrama de bloques de la CPU (alternativa II).