Diferencia entre revisiones de «Obijuan:Notas sobre FPGAs libres»

De WikiRobotics
Saltar a: navegación, buscar
Línea 8: Línea 8:
 
** [http://www.clifford.at/yosys/ http://www.clifford.at/yosys/]: Sintetizador para FPGA libre!!!!! al fin!!!!!  Para Verilog
 
** [http://www.clifford.at/yosys/ http://www.clifford.at/yosys/]: Sintetizador para FPGA libre!!!!! al fin!!!!!  Para Verilog
 
** Para conseguirlo, no tuvieron más remedio que hacer ingeniería inversa del bitstream: [http://hackaday.com/2015/03/29/reverse-engineering-lattices-ice40-fpga-bitstream/ http://hackaday.com/2015/03/29/reverse-engineering-lattices-ice40-fpga-bitstream/]
 
** Para conseguirlo, no tuvieron más remedio que hacer ingeniería inversa del bitstream: [http://hackaday.com/2015/03/29/reverse-engineering-lattices-ice40-fpga-bitstream/ http://hackaday.com/2015/03/29/reverse-engineering-lattices-ice40-fpga-bitstream/]
 +
* Vídeos:
 +
** [https://www.youtube.com/watch?v=u1ZHcSNDQMM https://www.youtube.com/watch?v=u1ZHcSNDQMM]

Revisión del 00:45 4 jul 2015