6.1 Síntesis

En el proceso de síntesis se infieren los componentes hardware básicos a partir del diseño en vhdl y se genera un fichero netlist, que especifica qué componentes básicos se utilizan y cómo están conectados.

A partir de los ficheros .vhdl se obtiene el netlist, en formato EDIF, que está estandarizado. Los autores no conocen herramientas de síntesis libres pero podría haberlas, puesto que la información necesaria está disponible. Si no existen ahora se podrán programar en un futuro.