4.3 Hardware reconfigurable

Tomando por un lado los lenguajes HDL y por otro las FPGAs, obtenemos el hardware reconfigurable. A partir de los ficheros fuente, se realiza una simulación, lo que nos permite comprobar si nuestro diseño cumple las especificaciones. Por otro lado, podemos obtener el bitstream, que al descargarlo en una FPGA conseguimos que nuestro diseño hardware se ``materialice''. Esta fase se denomina genéricamente síntesis, aunque internamente consta de dos fases: síntesis e implementación. En la figura 3 se ha esquematizado.

Figure 3: Ciclo de diseño de hardware reconfigurable: simulación y síntesis