next up previous
Next: 2 Introducción a las Up: Tarjeta entrenadora para FPGA, Previous: Tarjeta entrenadora para FPGA,

1 Introducción

La existencia de lenguajes de descripción hardware (HDL) tales como VHDL, Verilog, Handel-C, etc hace que los diseños sean ficheros de texto, que contienen el ``código fuente'' del circuito. Así, el proceso de diseño de hardware cada vez se parece más al de software. Esto ha conducido a que el hardware se convierta en algo que se puede compartir, al estilo de lo que sucede con licencias abiertas tales como GPL[1]. Por ejemplo, han aparecido iniciativas como la de Open Cores[2], donde se publican diseños complejos bajo una licencia abierta que permite ser compartidos por el resto de las llamadas ``comunidades de desarrollo''.

Dentro del contexto del hardware libre, parece necesario contar con una placa sobre la que probar los circuitos, y que ésta a su vez sea libre, pudiéndose compartir los esquemas, PCBs y ficheros de fabricación de manera que cualquiera la pueda fabricar, usar, modificar, y redistribuir las modificaciones.

Para aplicaciones de robótica, se utilizan placas microcontroladores, de 8 bits, tales como la GP-BOT[6,5] basada en el microcontrolador 68hc08 o la CT6811[3], que usa el 68hc11. La tarjeta JPS también está orientada a la robótica y ha sido diseñada para que se puede utilizar junto las tarjetas mencionadas arriba, complementándolas o en su caso sustituyéndolas.


next up previous
Next: 2 Introducción a las Up: Tarjeta entrenadora para FPGA, Previous: Tarjeta entrenadora para FPGA,
Juan Gonzalez 2003-09-20